Selected papers at the SPL/Surlabs 2006
Chapter 1: Computer Vision and Video Processing Applications
Real-time disparity map extraction in a dual head stereo vision system, Gabriel Calin, Valentin Obac Roda (Universidade de São Paulo, Escola de Engenharia de São Carlos, São Carlos, Brazil)
Forward and Inverse 2-D DCT Architectures for H.264/AVC Video Compression Directed to HDTV 11, Roger Porto, Marcelo Porto, Thaísa Silva, Leandro Rosa, José Luís Güntzel (Group of Architectures and Integrated Circuits, Federal University of Pelotas, Brazil), Ivan Silva (Federal University of Rio Grande do Norte, Brazil), Sergio Bampi, Luciano Agostini (Federal University of Rio Grande do Sul, Brazil)
Pipeline Architecture for Real Time Morphological Color Image Processing, Emerson Carlos Pedrino, Valentin Obac Roda (Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, SP, Brasil)
Detecção de Movimento de Objetos em Tempo Real utilizando Dispositivos de Lógica Programável Complexa, Danilo Minhoni, Valentin Obac Roda (Depto. de Engenharia Eletrica, Universidade de São Paulo, São Carlos, Brasil)
Diseño de una Arquitectura para La Segmentación de Imágenes Basados en Mean Shift en un FPGA 33, Hernán Suárez Montalvo, Gonzalo Cucho Padín (Pontificia Universidad Católica del Perú, Lima, Perú)
Chapter 2: Arithmetic and Cryptography
Comparison of FPGA Implementations of the mod m Reduction, Jean-Pierre Deschamps (Escola Tècnica Superior d' Enginyeria, Universitat Rovira i Virgiri, Tarragona, Spain) Gustavo Sutter ( Escuela Politécnica Superior, Universidad Autónoma de Madrid, Spain)
AES-128 Cipher. Minimum Area, Low Cost FPGA Implementation, Mónica Liberatori, Juan Carlos Bonadero (Laboratorio de Comunicaciones, Facultad de Ingeniería, UNMDP, Mar del Plata, Argentina)
Floating Point Multipliers with Reduced FPGA Area, M. Funes, D.Carrica, and M. Benedetti (Laboratorio de Instrumentación y Control, Universidad Nacional de Mar del Plata, Argentina)
A fixed-point implementation of the Expanded Hyperbolic CORDIC Algorithm, Daniel Llamocca-Obregón, Carla Agurto-Ríos (Grupo de Procesamiento Digital de Señales e Imágenes-Pontificia Universidad Católica del Perú, Lima, Perú)
XILINX Versus ALTERA: Un Estudio Comparativo, Juan Manuel Barrientos Villar, Diego Gómez Vela, María Ángeles Cifredo Chacón, José María Guerrero Rodríguez (Grupo de Diseño de Circuitos Microelectrónicos, Escuela Superior de Ingeniería, Universidad de Cádiz, España)
Síntesis de Circuitos Aritméticos Sobre FPGAs: Un Estudio Cuantitativo, Juan Manuel Barrientos Villar, Diego Gómez Vela, Francisco José Lucas Fernández, Ángel Quirós Olozábal (Grupo de Diseño de Circuitos Microelectrónicos, Escuela Superior de Ingeniería, Universidad de Cádiz, España)
Chapter 3: Embedded Soft Processors
RtrASSoc51 - rI2C (reconfigurable Inter Integrated Circuit), Jorge Luiz e Silva (Universidade de São Paulo, Sao Carlos , Brazil ), Ricardo Luis Martins Veronesi (Centro Universitário de Marília, Marilia , Brazil )
uRT51: An Embedded Real-Time processor implemented on FPGA devices, R. Cayssials, M. Duval, E. Ferro and O. Alimenti (Department of Electrical Engineerin, Universidad Nacional del Sur - CONICET, Bahía Blanca - Argentina )
Microcontrolador compatible con PIC16C84, bus Wishbone y video, Salvador E. Tropea, Juan P. D. Borona (Instituto Nacional de Tecnología Industrial, Electrónica e Informática, Unidad Técnica Instrumentación y Control , Argentina )
Diseño en Verilog de una Arquitectura Segmentada de Microprocesador RISC, Luis C. Rosales, Roberto Pereira , Alfonso Chacón, Johan Bermúdez, Ruddy Céspedes, Eddy Morales (Instituto Tecnológico de Costa Rica, Cartago, Costa Rica)
Chapter 4: Digital Signal Processing and Custom DSPs
An FPGA-based System for the Measurement of Frequency Noise and Resolution of QCM Sensors, M.J. Moure, P. Rodiz, M.D.Valdés, L. Rodriguez-Pardo, J. Fariña (Dpto. Tecnología Electrónica, Instituto de Electrónica Aplicada "Pedro Barrié de la Maza", Universidad de Vigo, Vigo, España)
Hardware Implementation of a an Optimal Pole Placement Controller for a Liquid Level System, Basil M. Al-Hadithi (Universidad Alfonso X, Madrid, Spain), Juan Suardíaz Muro, Andrés Iborra García (Universidad Politécnica de Cartagena, Murcia, Spain)
A Portable Hardware Design of a FFT Algorithm, C. González-Concejero, V. Rodellar, A. Álvarez-Marquina and P. Gómez-Vilda (Deto de Arquitectura y Tecnología de Sistemas Informáticos. Facultad de Informática - Universidad Politécnica de Madrid, Campus de Montegancedo, Boadilla del Monte. Spain)
Sum-Subtract Fixed Point LDPC Decoder, Leonardo Arnone, Carlos Gayoso, Claudio González (Laboratorio de Componentes Electrónicos, Facultad de Ingeniería, UNMDP, Argentine), Jorge Castiñeira (Laboratorio de Comunicaciones, Facultad de Ingeniería, UNMDP, Argentine)
A soft-core for speech feature extraction, C. González-Concejero, V. Rodellar, T. Moreno-Palomares, A. Alvarez-Marquina, E. Martinez de Icaya and P. Gómez-Vilda (Depto de Arquitectura y Tecnología de Sistemas Informáticos, Facultad de Informática - Universidad Politécnica de Madrid, Campus de Montegancedo - Boadilla del Monte, Spain)
Chapter 5: Educational Experiences, Laboratory Materials
FPGALibre: Herramientas de Software Libre para diseño con FPGAs, Salvador E. Tropea, Diego J. Brengi, Juan P. D. Borgna (Instituto Nacional de Tecnología Industrial, Electrónica e Informática, Unidad Técnica Instrumentación y Control, Argentina
Enseñanza de VHDL para Informáticos, Elías Todorovich (Escuela Politécnica Superior, Universidad Autónoma de Madrid, España)
Diseño de un Filtro Digital (IIR) con Microprocesador de Arquitectura Multiciclo en FPGA, José Alberto Díaz García1, Eugenio Salazar Brenes, Luís Quirós Rojas ( Escuela de Ingeniería Electrónica, Instituto Tecnológico de Costa Rica, Cartago, Costa Rica)
Lógica Programable: La Experiencia Adquirida Durante Una Década de Diseño, Carlos Ochoa, Guillermo Gastaldi, Roberto Cibils (INVAP SE, San Carlos de Bariloche, Argentina)
Kit de desarrollo educativo con CPLD, Olmedo Sergio D., Pereyra Esteban N., Manfredi Gustavo A. (Universidad Tecnológica Nacional Facultad Regional Córdoba, Argentina)
Desarrollo de Plataformas Reconfigurables con Interfaz PCI como Proyecto de Grado, Juan Oliver, Sebastián Fernández (Universidad de la República, Montevideo, Uruguay)
Una Plataforma Didáctica Para el Aprendizaje de Técnicas de Diseño con Circuitos Lógicos Programables, Fernando I. Szklanny, Elio A. De María, Carlos E. Maidana, Edgardo Gho (Universidad Nacional de La Matanza, Argentina)
Entorno de Trabajo Integrado para la Reutilización de Código en el Diseño de Sistemas, José A. Rapallini (Universidad Nacional de La Plata, Argentina)
Chapter 6: Control Applications & IP Cores
High Speed Serial Data Ingestion Card A low cost approach using parallel techniques, Mauricio Lange, Felipe Pasquevich (Comisión Nacional de Actividades Espaciales, Córdoba, Argentina)
FPGA based stepper motor controller, Sergio A. González, Marcos A. Funes, and Daniel Carrica (Laboratorio de Instrumentación y Control, Universidad Nacional de Mar del Plata, Argentina)
Puente IEEE1284 en modo EPP a bus Wishbone, Trapanotto, A.; Brengi, D.; Tropea, S. (Instituto Nacional de Tecnología Industrial, Buenos Aires, Argentina)
Analysis and Implementation of Algorithms for Localization and Mapping of Mobile Robots Based on Reconfigurable Computing, Marcelo Carvalho Sacchetin, Joelmir José Lopes, Eduardo Marques, Jorge Luiz e Silva (Universidade de São Paulo, São Carlos, Brazil), Denis F. Wolf (University of Southern California, Los Angeles, USA)
Servicio Web de identificación biométrica sobre FPGA para dispositivos móviles Wi-Fi, David Rodríguez, Juan M. Sánchez, Arturo Duran (Área de Arquitectura y Tecnología de los Computadores, Esuela Politécnica, Universidad de Extremadura, Cáceres, Spain)
Interfaz Inteligente para Módulos de Potencia Trifásicos, Rogelio Garcia Retegui, Sergio A. González, and Marcos A. Funes (Laboratorio de Instrumentación y Control, Universidad Nacional de Mar del Plata, Argentina)
A Verilog HDL Digital Architecture for Delay Calculation, A. Chacón-Rodríguez (Laboratorio de Componentes Electrónicos, Universidad Nacional de Mar del Plata, Argentina, on leave from Instituto Tecnológico de Costa Rica), F. Martin-Pirchio, P. Julián, P. Mandolesi (Departamento de Ingeniería Eléctrica y Computadores, Universidad Nacional del Sur, Argentina)
Medición de la posición angular con elevada resolución en accionamientos de alta dinámica, Sergio A. González, Daniel Carrica, and Mario Benedetti (Laboratorio de Instrumentación y Control, Universidad Nacional de Mar del Plata, Argentina)
Sistema Reconfigurável de Diagnóstico Remoto, Jorge Arturo Corso Sarmiento, Francisco Javier Ramírez Fernández (Laboratório de Microelectrônica, Universidade de São Paulo, Brazil)
FPGA Design of an Efficient and Low-Cost Smart Phone Interrupt Controller, Antonio Andrade, Marcos de Alba, Andrés D. García G. (Departamento de Ingeniería Eléctrica y Electrónica, Tecnológico de Monterrey, Campus Estado de México, México), Jair González2, Javier Gómez-Tagle (Centro de Diseño Electrónico, Tecnológico de Monterrey, Campus Guadalajara, Jalisco, México)
Chapter 7: System Verification and EDA Tools
An Open-Source Tool for SystemC to Verilog Automatic Translation, Javier Castillo, Pablo Huerta, José Ignacio Martínez (Universidad Rey Juan Carlos, Madrid, Spain)
Functional verification: approaches and challenges, Amilcar Molina (Univeristat Politècnica de Catalunya, Computer Architecture Department, Barcelona, Spain), Oswaldo Cadenas (University of Reading, School of Systems Engineering, Reading, UK)
"Model Checkers" + "Proof Assistants" en la Verificación de Sistemas de Tiempo Real, Carlos Luna (Instituto de Computación, Facultad de Ingeniería, Universidad de la República, Uruguay)
Cells Life Cycle Applied to Digital Reconfiguration Design, Carlos E. Gutiérrez Salmerón, Andrés D. García García, Reynaldo Félix Acuña (Escuela de Graduados en Ingeniería y Ciencias, Tecnológico de Monterrey, Campus Estado de México, México.
Some Low Power Tips in FPGA Design, Gustavo Sutter, Eduardo Boemo (Escuela Politécnica Superior, Universidad Autónoma de Madrid, España)
A VHDL Simulation Testbench Framework for Functional Verification of FPGA Designs, Guillermo Güichal (Universidad Tecnológica Nacional, Facultad Regional Bahía Blanca, Argentina), Gastón Rodríguez (EmTech, Bahía Blanca, Argentina)
